Blog

A chronological archive of technical explorations, design thoughts, and laboratory notes.

By Date By Category
ASIC
Bus
EDA
Ethernet
FPGA
FPGA SoC
IC
IP
Linux
Low Power
Network
Neural Networks
Nios Ⅱ
Others
PCB
RTL
STA
Scripts
Switch
Synthesis
SystemVerilog
Tcl
Verification
Verilog HDL
数据校验

2026

06.04以太网硬件与芯片设计深入学习路线：从MAC、PHY到Switch ASIC
Ethernet
06.03以太网基础知识：从帧格式、MAC地址到交换机转发
Ethernet
06.02Switch芯片设计学习路线：从RTL基础到高端数据中心交换芯片架构
Verilog HDLRTLSwitch
06.01CRC数据完整性检测与RTL实现
Verilog HDLSystemVerilogRTL
05.27FIFO基础与CDC设计
Verilog HDLRTLIP
05.23大陆投资者港美股渠道收紧政策解读 AI Generated
Others
05.18量子力学与量子芯片入门 AI Generated
Others
04.22从逻辑门到深层神经网络：用FPGA实现手写数字识别
Neural NetworksRTLFPGA
04.15同步异步AMBA5 APB Bridge设计
BusRTLVerilog HDL
02.02SPI总线协议详解
IPRTLVerilog HDL

2025

12.23AMBA AHB总线协议
BusRTLVerilog HDL
10.27低功耗设计
Low PowerIC
01.23KiCad入门
PCB

2024

08.11静态时序分析笔记
STAICEDA
05.22DAP架构简介
IPRTLVerilog HDL
04.18JTAG协议与硬件实现
IPRTLVerilog HDL
02.29SHA256加密算法的硬件实现
IPRTLVerilog HDL
02.01AMBA APB总线协议
BusRTLVerilog HDL

2023

08.13Python语法与实例
Scripts
06.28SystemVerilog可综合硬件设计
Verilog HDLRTL

2022

12.08Tcl语法与实例
Tcl
11.24Live Photo无限同步至Google相册
Others
02.19FPGA与DDR3的原理图和PCB设计
PCBFPGA

2021

12.19使用Memory Compiler生成ASIC Embedded Memory
ICEDA
11.13Synopsys EDA Tools安装和使用过程中出现的问题及解决方法
LinuxICEDA
10.24Linux配置指南
Linux
08.30Perl实例
Scripts
08.17通过Tcl扩展SDC
Tcl
08.01WSL2环境下安装使用Synopsys工具时出现的问题及解决办法
LinuxEDA
07.26Perl入门
Scripts
07.25WSL2与图形化界面安装
Linux
04.16华硕RT-AC68U路由器更新梅林固件及科学上网
Others
04.09无线体域网人体中心通信设备使用说明
Others

2020

07.012021届IC岗位校招部分笔试题
IC
06.26VCS编译仿真操作
ICVerificationEDA
05.262020年暑期实习数字IC&ASIC设计岗位面试经验
IC
03.15Design Compiler综合操作
ICSynthesisTcl
02.26数字IC设计/FPGA笔试代码汇总
ICVerilog HDLFPGA
02.10DC综合之环境约束
ICSynthesisTcl
02.09DC综合之时序约束
ICSynthesisTcl
02.05DC常用命令
ICSynthesisTcl
01.26Design Compiler入门
ICSynthesisEDA
01.22数字IC设计基础
IC
01.11香农扩展运算
FPGAVerilog HDLRTL

2019

12.07采用Altera收发器器件进行高速串行协议设计
FPGA
11.212020届IC企业校招部分笔试题
IC
09.13OrCAD启动时弹出网页的解决办法
PCB
09.02有限状态机
FPGAVerilog HDLRTL
08.27时序约束基本原理与方法（未完）
FPGASTA
08.11PCB层叠及阻抗
PCB
08.11处理器流水线介绍
ICRTLIP
08.08Verilog RTL代码风格介绍
Verilog HDL
07.09HDL电路设计技巧
RTLVerilog HDLFPGA
07.07FPGA设计流程的Tcl实现
TclFPGA
07.01数字IC设计笔试题分析
IC
06.22Verilog HDL中数的表示与运算
Verilog HDL
06.13Cyclone10LP核心板设计指南（未完）
PCBFPGA
05.17Nios Ⅱ软核系统编译时内存溢出的解决办法
Nios ⅡFPGA
04.16在DS-5中使用网口调试Linux应用程序（基于DE10-Nano）
FPGA SoC
04.07Verilog HDL文档规范
Verilog HDL
03.27嵌入式Linux编程常用函数
FPGA SoC
03.18Quartus Prime 17.0及以上版本编译之后无法打开PLL MegaWizard的解决办法
FPGA
03.07固化JIC文件后无法在AS模式下下载程序的解决办法
FPGA
03.06基于FPGA的SDRAM读写实验
FPGA
02.26Verilog HDL的一些不常见语法
Verilog HDL
02.19Markdown语法总结
Scripts
02.01基于FPGA的并行排序算法
Verilog HDLRTLIP
01.16基于FPGA的LFSR伪随机数生成器
Verilog HDLRTLIP
01.15为SoC-FPGA添加TFT显示屏和USB键盘
FPGA SoC
01.14Ubuntu 18.04 LTS 系统下SSR全局代理
Linux
01.11基于FPGA的遗传算法实现（未完）
IPVerilog HDLRTL
01.02在Quartus Prime 17.1以上版本中添加Frame Reader IP核
FPGA SoC
01.01搭建SoC遇到的問題及解決辦法
FPGA SoC
01.01从零开始搭建SoC系统（基于DE1-SoC开发板）
FPGA SoC

2018

12.29基于FPGA的数字示波器（未完）
FPGA
12.19自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件
Nios ⅡFPGA
12.18如何利用GitHub Pages搭建个人博客
Others
12.17欢迎来到 Verdvana.cn
Others
WeChat QR Code

Scan to connect