归档 | VERDVANA’S BLOG

67篇博文

27 Oct 2025 低功耗设计
23 Jan 2025 KiCad入门
11 Aug 2024 静态时序分析笔记
22 May 2024 DAP架构简介
18 Apr 2024 JTAG协议与硬件实现
29 Feb 2024 SHA256加密算法的硬件实现
01 Feb 2024 AMBA APB总线协议
13 Aug 2023 Python语法与实例
28 Jun 2023 SystemVerilog可综合硬件设计
08 Dec 2022 Tcl语法与实例
24 Nov 2022 Live Photo无限同步至Google相册
19 Feb 2022 FPGA与DDR3的原理图和PCB设计
19 Dec 2021 使用Memory Compiler生成ASIC Embedded Memory
13 Nov 2021 Synopsys EDA Tools安装和使用过程中出现的问题及解决方法
24 Oct 2021 Linux配置指南
30 Aug 2021 Perl实例
17 Aug 2021 通过Tcl扩展SDC
01 Aug 2021 WSL2环境下安装使用Synopsys工具时出现的问题及解决办法
26 Jul 2021 Perl入门
25 Jul 2021 WSL2与图形化界面安装
16 Apr 2021 华硕RT-AC68U路由器更新梅林固件及科学上网
09 Apr 2021 无线体域网人体中心通信设备使用说明
01 Jul 2020 2021届IC岗位校招部分笔试题
26 Jun 2020 VCS编译仿真操作
26 May 2020 2020年暑期实习数字IC&ASIC设计岗位面试经验
15 Mar 2020 Design Compiler综合操作
26 Feb 2020 数字IC设计/FPGA笔试代码汇总
10 Feb 2020 DC综合之环境约束
09 Feb 2020 DC综合之时序约束
05 Feb 2020 DC常用命令
26 Jan 2020 Design Compiler入门
22 Jan 2020 数字IC设计基础
11 Jan 2020 香农扩展运算
07 Dec 2019 采用Altera收发器器件进行高速串行协议设计
21 Nov 2019 2020届IC企业校招部分笔试题
13 Sep 2019 OrCAD启动时弹出网页的解决办法
02 Sep 2019 有限状态机
27 Aug 2019 时序约束基本原理与方法（未完）
11 Aug 2019 PCB层叠及阻抗
11 Aug 2019 处理器流水线介绍
08 Aug 2019 Verilog RTL代码风格介绍
09 Jul 2019 HDL电路设计技巧
07 Jul 2019 FPGA设计流程的Tcl实现
01 Jul 2019 数字IC设计笔试题分析
22 Jun 2019 Verilog HDL中数的表示与运算
13 Jun 2019 Cyclone10LP核心板设计指南（未完）
17 May 2019 Nios Ⅱ软核系统编译时内存溢出的解决办法
16 Apr 2019 在DS-5中使用网口调试Linux应用程序（基于DE10-Nano）
07 Apr 2019 Verilog HDL文档规范
27 Mar 2019 嵌入式Linux编程常用函数
18 Mar 2019 Quartus Prime 17.0及以上版本编译之后无法打开PLL MegaWizard的解决办法
07 Mar 2019 固化JIC文件后无法在AS模式下下载程序的解决办法
06 Mar 2019 基于FPGA的SDRAM读写实验
26 Feb 2019 Verilog HDL的一些不常见语法
19 Feb 2019 Markdown语法总结
01 Feb 2019 基于FPGA的并行排序算法
16 Jan 2019 基于FPGA的LFSR伪随机数生成器
15 Jan 2019 为SoC-FPGA添加TFT显示屏和USB键盘
14 Jan 2019 Ubuntu 18.04 LTS 系统下SSR全局代理
11 Jan 2019 基于FPGA的遗传算法实现（未完）
02 Jan 2019 在Quartus Prime 17.1以上版本中添加Frame Reader IP核
01 Jan 2019 搭建SoC遇到的問題及解決辦法
01 Jan 2019 从零开始搭建SoC系统（基于DE1-SoC开发板）
29 Dec 2018 基于FPGA的数字示波器（未完）
19 Dec 2018 自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件
18 Dec 2018 如何利用GitHub Pages搭建个人博客
17 Dec 2018 欢迎来到 Verdvana.cn